Применение нейросетей для оценки разводимости при проектировании СБИС с учетом начальных параметров топологии

В статье рассматривается задача оценки карты разводимости при проектировании интегральных схем на этапе размещения цифровых блоков с использованием нейросетевых моделей. Раннее прогнозирование разводимости позволит инженеру-проектировщику схем изменить план размещения, расположение макросов и портов ввода-вывода, чтобы предотвратить проблемы с маршрутизацией межсоединений на более поздних этапах, тем самым сократив количество запусков инструментов автоматизации электронного проектирования и общее время разработки схемы. В работе предлагается использовать начальные параметры топологии, которые не учитывались в предыдущих работах и позволяют моделям делать более точные прогнозы карты разводимости.

This paper considers the problem of congestion map prediction at the pre-routing stage of VLSI layout design of digital blocks by applying neural network models. Early prediction of congestion will allow the VLSI design engineer to modify floorplan, macro placement and input-output port placement to prevent interconnect routing issues at later stages, thereby reducing the number of EDA tool runs and the overall circuit design runtime. In this work we propose the use of the initial layout parameters, which were not considered in previous works and allow for a more accurate congestion prediction.